BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-045583

(43)Date of publication of application: 14.02.1992

(51)Int.CI.

HO1L 45/00 HO1L 27/10 HO1L 29/788 HO1L 29/792

(21)Application number: 02-152676

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

13.06.1990


(72)Inventor: SASAKI MAKOTO

(54) PHASE TRANSITION TYPE MEMORY ELEMENT AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To reduce a current value of set pulse which converts chalcogenide semiconductor from crystal state to amorphous state and switches a memory element from 'on' state to 'off' state by making a small diameter of a phase transition region of a semiconductor layer which is equivalent to a diameter of a through—hole.

CONSTITUTION: A through—hole of a small diameter (1.5 to $0.1\mu m$) which is smaller than a diameter (2 to $3\mu m$) of a current path is provided to a layer insulating film which insulates a lower electrode and an upper electrode. A part of a chalcogenide semiconductor layer formed on the insulating film is filled inside the through—hole and a part on the insulating film of the semiconductor layer is crystallized; thereby, a part inside the through—hole of the semiconductor layer is made a phase transition region which carries out phase transition of crystal state and amorphous state.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-45583

®Int. Cl. ⁵ H 01 L 45/00 27/10

庁内整理番号 識別記号

❸公開 平成 4年(1992) 2月14日

29/792

6810-4M 8831-4M В 421

> 7514-4M H 01 L 29/78 3 7 1 審査請求 未請求 請求項の数 2 (全10頁)

図発明の名称 相転移型メモリ素子およびその製造方法

> 顧 平2-152676 ②特

❷出 頤 平2(1990)6月13日

@発 明 者 佐々木 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

勿出 願 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

1. 発明の名称

相転移型メモリ素子およびその製造方法 2. 特許請求の範囲

- 絶録性基板上に形成された下部電極と、 この下部電極を覆って前記基板上に形成された層 間絶縁膜と、この絶縁膜に前記下部電極の一部に 対応させて設けられた貫通孔と、前記絶縁膜上に 一部を前記貫通孔内に充填して形成されるととも に前記絶縁膜上の部分が結晶化されたカルコゲナ イド系半導体層と、この半導体層の上に形成され た上部電極とからなり、かつ前記貫通孔の直径を 1. 5 μ m ~ 0. 1 μ m の範囲にしたことを特徴 とする相転移型メモリ素子。
- 絶縁性基板上に下部電極とこの下部電極 を覆う層間絶様膜を形成するとともにこの絶録 膜に前記下部電極の一部に対応させて直径1.5 μ m ~ 0 . 1 μ m の貫通孔を形成する工程と、前 記絶縁膜上にカルコゲナイド系半導体層を堆積さ せてこの半導体層の一部を前記貫通孔内に充填さ

せるとともに、この後前記半導体層をその融点以 上の温度に加熱して結晶化させる工程と、前記半 導体層の上に上部電極を形成する工程とからなる ことを特徴とする相転移型メモリ素子の製造方法。 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、カルコゲナイド系半導体を用いた相 転移型メモリ素子およびその製造方法に関するも のである。

〔従来の技術〕

最近、不揮発性メモリ素子として、カルコゲナ イド系半導体を用いた相転移型のメモリ素子が開 発されている。

この相転移型メモリ素子は、基本的には一対の 電極間にカルコゲナイド系の半導体層を介在させ たもので、この相転移型メモリ素子としては、従 来、第4図に示すような構造のものが知られてい

この相転移型メモリ業子の構造を説明すると、 図中1はガラス板等からなる絶縁性基板であり、

特別平4-45583(2)

この相転移型メモリ素子は、カルコゲナイド系半導体のアモルファス状態から結晶状態および結晶状態からアモルファス状態への相転移を利用してオン状態とオフ状態とに審換えられるもので、例えば半導体層5の層厚を0.3μmとした相転

A部分が一旦溶融した後その熱を周囲の半導体層5に奪われて急冷され、この電流パスA部分が結晶状態からアモルファス状態に戻って電流パスAの抵抗値が高くなり、メモリ索子がオフ状態となる。また、統出しは、電極2,6の一方に統出しパルスを印加し、メモリ索子のオン,オフ状態に応じて変化する他方の電極の出力を統取ることでほせわれる

移型メモリ素子は、パルス幅 3 0 μ sec ~ 2 0 0 μ sec 、 波高 5 V ~ 1 O V のセットパルスの印加 によりオン状態となり、パルス幅 O . 3 μ sec . 電流値100mAのリセットパルスの印加により オフ状態に戻される。すなわち、下部電極2と上 部電極6との間に前記セットパルスを印加すると、 この電極2、6間の半導体層5中に生じるフィラ メント状の電流パスAを流れる電流によりジュー ル熱が発生して半導体層5の電流パスA部分がア モルファス状態から結晶状態に相転移し、電流パ スAの抵抗値が低くなってメモリ素子がオン状態 となる。なお、第4図では半導体層5中に生ずる 電流パスAを半導体層5の中央部に図示している が、この電流パスAは、半導体層5の最も電流が 流れやすい箇所に形成される。また、カルコゲナ イド系半導体は、結晶化した後は印加電圧を下げ てジュール無をなくしてもアモルファス状態には 戻らず、したがってメモリ素子のオン状態はその まま保持される。また、電極2,6間に前記りせ ットバルスを印加すると、半導体層5の電流パス

間絶録膜3に直径5μm~10μmの大きさの開口4を设けてこの部分全体に半導体層5を形成している。

〔発明が解決しようとする課題〕

また、前記従来の相転移型メモリ素子は、半導体層5の相転移領域を除く部分がその全域にわたってアモルファス状態となっていることが必要であるため、その製造時のプロセス温度に制約があるという問題ももっていた。これは、相転移型メ

特閒平4-45583(3)

モリ素子の製造過程においてプロセス温度がカル コゲナイド半導体の結晶化温度(アモルファス状 態から結晶状態に相転移する温度)Tcを越え、 しかもその後に徐冷されると、半導体層5がその 全体にわたって結晶化してしまうためである。な お、半導体層5が結晶化しても、これを溶融して 急冷すれば半導体層5をアモルファス状態に戻す ことができるが、面積の大きな半導体層5の全 体をアモルファス状態に戻すには大きな電流パ ルス (例えば半導体層5の幅が10μm、層厚が 3 μ m の 場合は、数 1 0 0 m A) を電極 2 。 6間に印加しなければならないため、電極2,6 間を絶縁している絶縁膜3に絶縁破壊を発生させ るおそれがある。このため、従来の相転移型メモ リ素子は、前記結晶化温度Tcを越えないような プロセス温度で製造されているが、カルコゲナイ ド半導体の結晶化温度Tcは、この半導体の組成 にもよるが50℃~200℃であるため、この温 度以下にプロセス温度を抑えるには製造プロセス の自由度が大きく制約され、したがって、例えば

同じ基板1上に相転移型メモリ索子をマトリックス状に配列形成するとともにその駆動回路を構成する薄膜トランジスタを形成する場合に、前記薄膜トランジスタの製造プロセスも温度上の制約を受けてしまう。

さらに、前記従来の相転移型メモリ素子は、半導体層 5 の面積が大きいため、メモリの素子面積を小さくして集積度を上げることができないという問題ももっていた。

本発明はこのような実情にかんがみてなされたものであって、その目的となるところは、カルス状態にしてメギリ素子をオン状態からオフ状態にといるリセットが、製造時のプロセを取りることができるとともに、製造のかけるとして集積を受けることに、あわせてその製造方法を提供することに

[課題を解決するための手段]

また、本発明の相転移型メモリ衆子の製造方法では、 絶縁性 基板上に下部電極ともにこの 絶縁膜 師記下部電極の一部に対応させて直径 1.5 μm~0.1 μmの貫通孔を形成する工程とと、前記せてる B 上にカルコゲナイド系半導体層を堆積させてる B 上にカルコゲナイド系半導体層を せている さい ともに、この後前記半導体層をその 融点以上の B 度に加熱して結晶化させる工程と、 前記半導体層

の上に上部電極を形成する工程とからなることを 特徴とするものである。

(作用)

すなわち、本発明の相転移型メモリ素子は、下 部電極と上部電極との間を絶録する層間絶録膜に、 従来の相転移型メモリ素子においてその半導体層 に形成される電流パスの直径(2μm~3μm) より小さな直径 (1.5μm~0.1μm) の貫 通孔を設け、前記絶録膜上に形成したカルコゲナ イド系半導体層の一部を前記貫通孔内に充填する とともに、この半導体層のうち絶縁膜上の部分を 結晶化させることによって、前紀半導体層の貫通 孔内の部分を、結晶状態とアモルファス状態とに 相転移する相転移領域としたものであり、この相 転移型メモリ素子によれば、前記半導体層の相転 移領域の直径が貫通孔の直径に相当する小さな径 であるため、カルコゲナイド系半導体を結晶状態 からアモルファス状態にしてメモリ素子をオン状 態からオフ状態に書換えるリセットパルスの電流 値を小さくすることができる。なお、本発明にお

特開平4-45583 (4)

いて前記貫通孔の直径を 1 . 5 μ m ~ 0 . 1 μ m の範囲としているのは、貫通孔の直径を1.5 μmより大きくすると、半導体層の貫通孔内に充 填された相転移領域の直径が大きくなってリセッ トパルスの電流値をあまり小さくすることができ なくなり、また貫通孔の直径を 0. 1 μ m より小 さくすると、前記相転移領域の直径が小さくなり すぎて安定した相転移が得られなくなるためであ る。また、この相転移型メモリ素子では、半導体 層の貫通孔内に充填された相転移領域の直径が従 来の相転移型メモリ素子においてその半導体層に 形成される電流パスの直径より小さいため、相転 移領域の全域が電流パスとなってこの相転移領域 全体がアモルファス状態と結晶状態とに相転移す るから、半導体層の相転移領域の初期状態は結晶 状態でもアモルファス状態でもよく、したがって、 その製造過程でプロセス温度が半導体の結晶化温 皮を越えても構わないから、製造時のプロセス温 度の制約もなくして製造プロセスの自由度を広げ ることができる。しかも、この相転移型メモリ素

子では、半導体層の相転移領域の直径が小さいため、 煮子面積も小さくして集積度を上げることができる。

(実施例)

以下、本発明の一実施例を図面を参照して説明する。

第1 図はこの実施例の相転移型メモリ素子の断面図であり、ガラス板等からなる絶縁性基板 1 1 の上には下部電極 1 2 およびそのライン部 1 2 a

が形成され、さらにこの基板11上には、前記下 部電極12およびライン部12aを覆う層間絶縁 膜13が0.1μm~0.5μmの厚さに形成さ れている。この層間絶縁膜13は、下部電極12 に対応する部分に直径が 2 μm ~ 5 μm 程度.の円 形開口14を形成した基板ほぼ全面を覆う第1の 絶縁膜13aと、この第1の絶縁膜13aの開口 14内に第1の絶縁膜13aと同じ膜厚に形成さ れた第2の絶縁膜13bとからなっており、前記 第2の絶縁膜13bの中央には、直径aが1.5 μ m ~ 0 . 1 μ m のほぼ円形な貫通孔 1 5 が形成 されている。そして、前記層間絶録膜13の上に は、カルコゲナイド系半導体層16が形成されて おり、この半導体層16の一部は前記貫通孔15 内に密に充填されて、その下端面において前記 下部電極12に接している。また、この半導体層 16のうち、絶録膜13上の部分は、質通孔15 上の部分を含む全域にわたって結晶化されており、 この結晶化領域16aの上面は平坦面とされ、そ の層厚は、貧通孔15の周囲において3μm~

①・2μmとなっている。また前記半導体層16の貫通孔15内に充填された部分は、結晶移りは、結晶移りなる相転移りなる相転移りなる相転移りない。ため初期状態は、結晶状態またはアナナイをは、例えばGeーTe, InートSeの実施例でもこれら半導体を用いて半球体層16を形成している。また、前記半導体層16の上(結晶化領域16aの上)にはれて部電を形成している。また、前記半導体層16を形成している。また、前記半導体層16の上(結晶化領域16aの上)にはれて部電を形成は17aと同一パターンに形成されている。

第2図は前記相転移型メモリ素子の製造工程図であり、この相転移型メモリ素子は次のようにして製造される。

まず、第2図(a)に示すように、基板11上 にCァ 等の金属膜を堆積し、この金属膜をフォト

特開平4-45583(5)

リソグラフィ法によりパターニングして下部電極 1 2 とそのライン部 1 2 a を形成する。

次に、第2図(b)に示すように、前記基板11 上にその全面にわたってSi NまたはSi O 。 等の第1の絶録膜13aを0.1μm~0.5μmの厚さに堆積させる。

次に、第2図(c)に示すように、前記第1の 絶縁膜13aの下部電極12と対応する部分に、 フォトリソグラフィ法によって直径 b が 2 μ m ~ 5 μ m 程度の円形開口14を形成する。

次に、第2図(d)に示すように、第1の絶録 限13aの上とその閉口14の壁面およびこの開 口14内に露出した下部電極12の上に第2の絶 録膜13bを堆積させる。なお、この第2の絶 録膜13bの材質は任意でよいが、例えば、第 1の絶縁膜13aと同じ絶縁材料(Sín Nまたは Sinの。等)とする。この第2の絶縁膜13bの 堆積厚さは、前記閉口14の中心部に、カルコゲ ナイド系半導体を充填する貫通孔15の直径aに 相当する径の縦穴部15~を残す厚さに制御する。 次に、第2図(e)に示すように、前記第2の 絶録膜13bを、基板11面に対して垂直な方向 にエッチングが進行するエッチング条件で第1の 絶録膜13aおよび下部電極12の上面を露出さ せるまでエッチングバックする。この第2の絶録 膜13bのエッチングバックは、R1E法までで スパッタエッチング法等の異方性エッチングで なう。このように第2の絶縁膜13bを異方性エッチングによってエッチングバックすると、第2 の絶縁膜13bのうち、第1の絶縁膜13aの上

面に堆積した部分と、前記級穴部15′の底部分

がエッチング除去され、最終的に、開口14の壁

また、この第2の絶縁膜13bの堆積はCVD法

によって行なう。このCVD法による被膜の堆積

では、原料ガスが被膜堆積面の表面で化学反応し、

膜となって成長するため、第2の絶縁膜136は、

第1の絶録膜13mの上面および下部電極12の

上面にも、また閉口14の壁面にも、これらの面

に対して垂直な方向にそれぞれ均一な農厚るに堆

箱する。

面に堆積した絶録膜 1 3 b だけが残るとともに、前記級穴部 1 5 ′ が下部電極 1 2 に達する 貫通孔 4 の直径 a は、 a - b - 2 × d であり、例えば第 1 の絶録膜 1 3 a にフォトリングラフィ法で形成した 間口 1 4 の直径 b を 3 μ m とし、この間口 1 4 の壁面に残す第2 の絶縁膜 1 3 b の膜厚 d を 1... 4 5 μ m とすると、貫通孔 4 の直径 a は、 a - 3 - 2 × 1... 4 5 μ m = 0... 1 μ m と なる。

 この半導体展16中に第2図(f)に示すような空孔 s ができることがある。ただし、質通孔15のアスペクト比(h / a)が1以下であれば、貫通孔15内に半導体を完全に充填させることができる。

特別平4~45583(6)

すると、この半導体服16が結晶状態となる。

次に、第2図(h)に示すように、前記半導体 層16の結晶化領域16aの上にCr等の金属膜 Mを堆積させる。

次に、この金属膜Mをフォトリソグラフィ法によりパターニングして、下部電極17とそのライン部17aを形成し、次いで前記半導体層16の結晶化領域16aを下部電極17およびそのライン部17aの形状にパターニングして、相転移型メモリ索子を完成する。

なお、このようにして製造された相転移型メモリ 素子は、その半導体層16の相転移領域16 b (貫通孔15内の半導体層)が結晶状態となっているが、製造後に下部電極12と上部電極17との間に後述するリセットパルスを印加すれば、可記相転移領域16 b を結晶状態のようできるから、前記相転移領域16 b の初期状態は、結晶状態にもアモルファス状態にも設定することができる。

すなわち、この実施例の相転移型メモり素子は、

ってオフ状態になる。また、半導体層16の相転移類域16bの初期状態が結晶状態である相転移型メモリ素子は、前記リセットパルスの印加により相転移領域16bがアモルファス化してオフ状態になり、前記リセットパルスの印加により相転移領域16bがアモルファス状態に戻ってオフ状

下部電極12と上部電極17との間を絶録する層 間絶縁膜13に、従来の相転移型メモリ素子にお いてその半導体層に形成される電流パスの直径 (2 μ m ~ 3 μ m) より小さな直径 (1. 5 μ m ~ 0 . 1 μ m) の貫通孔 1 5 を設け、前記絶縁膜 13上に形成したカルコゲナイド系半導体層16 の一部を前記貫通孔15内に充填するとともに、 この半導体磨16の絶録膜13上の部分を結晶化 させることによって、前記半導体層16の貫通孔 15内の部分を、結晶状態とアモルファス状態と に相転移する相転移領域16bとしたものであり、 半導体層16の相転移領域16bの初期状態がア モルファス状態である相転移型メモリ案子は、例 えばパルス幅30μsec ~200μsec , 波高5 V~10Vのセットパルス(従来の相転移型メモ リ素子のセットパルス)の印加により半導体層 16の相転移領域16bが結晶化してオン状態 となり、パルス幅 0 . 3 μ sec . 電流値 5 6 . 3 m A ~ O . 25 m A のりセットパルスの印加によ り前記相転移領域16bがアモルファス状態に戻

流の密度が相転移領域16bにおいて高くなる。 そして、下部電極12と上部電極17との間に半 導体層16を結晶状態からアモルファス状態に相 転移させるためのリセットパルスを印加したとき に半導体層16中に生ずるジュール熱は、前記電 流パスのうち、電流密度が高い部分に発生するた め、貫通孔15内の相転移領城16 b その全域が ジュール熱により溶融するが、この相転移領域 16 b の上の結晶化領域 1 6 a は、相転移領域 16bとの境界付近が溶離するだけで、それより 上の大部分の領域は溶融しない。したがって、前 記りセットバルスの印加により溶融し、この後周 囲の絶縁膜13に熱を奪われて急冷してアモル ファス化するのは、質通孔15内の相転移領域 16bだけであり、その上の結晶化領域16aは 結晶状態を維持する。なお、この場合、リセット パルスの電流値が高すぎると、電流パスの径が大 きい結晶化領域16aにもこれを溶酸させるジュ ール熱が発生して結晶化領域16aもアモルファ ス化するおそれがあるが、リセットパルスの電流

特開平4-45583(ア)

値をある程度の値以下に抑えれば、結晶化領域16aをアモルファス化させてしまうことははない。なお、前記相転移領域16bをアモルファスパルスをから結晶状態に相転移させるためのセットパルスをのからはいれる場合のセットパルスをのかがあるがいれる場合のははいいなくであるため、相転移領域16aを設めたといるは、ファスととないでなくその上の結晶化領域16aが溶験したとしてもない。結晶化領域16aはその後の徐冷により再び結晶化額になるにけである。

なお、前記半導体層16の結晶化領域16aは、 上部電極17のライン部17aの下にもこれと同ーパターンに形成されているが、この結晶化領域16aは結晶化された低抵抗の層であるため、前記ライン部17aの一部と見なせるし、また、結晶化領域16aが低抵抗であっても、電流のほとんどは、さらに抵抗値の小さい金属からなるライ

なお、この実施例において、前記貫通孔 1 5 の 直径 a を 1 . 5 μ m ~ 0 . 1 μ m の 範囲としてい るのは、貫通孔 1 5 の 直径 a を 1 . 5 μ m より大 きくすると、半導体層 1 6 の 相転移領域 1 6 b の 直径が大きくなってリセットパルスの電流値をあ まり小さくすることができなくなり、また貫通孔 1 5 の直径を 0 . 1 μ m より小さくすると、前記 ン部17aを流れるから、ライン部17aの下の 結晶化領域16aがアモルファス状態に相転移す ることはない。

そして、この相転移型メモリ索子によれば、前記半導体層 1 6 の結晶状態とアモルファス状態とはに相転移する領域が、貫通孔 1 5 内の相転移領域 1 6 b の直径は貫通孔 1 5 の直径 a に相当する小さな径であるため、カルコゲナイド系半導体を結晶状態からアモルファス状態にしてメモリ索子をオン状態からオフ状態に書換えるリセットバルスの電流値を小さくすることができる。

すなわち、下記の表は、半導体層 1 6 の相転移 領域 1 6 b の厚さ(貫通孔 1 5 の孔高)を 0 . 3 μ m にした場合の、相転移領域 1 6 b の直径と、 この相転移領域 1 6 b を結晶状態からアモルファ ス状態に相転移させるのに必要なリセットパルス の電流値との関係を示している。

直径(18)	2.0	1.5	1.0	0.5	0.2	0.1
驾流(mA)	100	56.3	25.0	6.3	1.0	0.25

相転移領域16 b の直径が小さくなりすぎて安定 した相転移が得られなくなるためである。

また、この相転移型メモリ素子では、この相転 移型メモリ素子では、半導体層16の貫通孔15 内に充填された相転移領域16bの直径が従来の 相転移型メモリ素子においてその半導体層に形成 される電流パスの直径より小さいため、相転移領 城16bの全域が電流パスとなってこの相転移領 城全体がアモルファス状態と結晶状態とに相転移 するから、半導体層16の相転移領域166の初 期状態は結晶状態でもアモルファス状態でもよく、 したがって、その製造過程でプロセス温度が半導 体の結晶化温度を越えても構わないから、製造時 のプロセス温度の制約もなくして製造プロセスの 自由度を広げることができる。したがって、例え は同じ基板11上に相転移型メモリ素子をマトリ ックス状に配列形成するとともにその駆動回路を 構成する薄膜トランジスタを形成する場合でも、 前記薄膜トランジスタの製造プロセスに温度上の 制約を受けることはない。

特開平4-45583(8)

しかも、この相転移型メモリ素子では、半導体 層16の相転移領域166の直径が小さいため、 素子面積も小さくして集積度を上げることができる。

また、前記実施例の相転移型メモリ素子の製造方法では、層間絶縁膜13に下で超極12のの質がに対応させて直径1.5μm~0.1μmの質質通孔14を形成し、この絶縁膜13上およびそのの選種を対した後に、この半導体層16をのは絶縁につから、であれ15内に大成するとともに、この半導体層16を形成するとともに、この半導体層16を形成するとともに、この半導体層16を形成するととができる。

しかも、この実施例の製造方法では、層間絶録 膜13に設ける賃通孔15を、まず第1の絶録膜 13aを形成してこの第1の絶録膜13aに開口 14を形成し、この開口14の壁面に第2の絶録 膜13bを堆積させる方法で形成しているため、 とで、直径 a が 1 . 5 μ m ~ 0 . 1 μ m の 非常に 小さな貫通孔 1 5 を形成することができる。 また、前記実施例の製造方法では、前記絶縁膜

前記第2の絶縁膜13bの堆積厚さを制御するこ

なお、前記実施例では、層間絶録膜13に設ける質通孔15を、第1の絶録膜13 a に形成した 間口14の壁面に第2の絶録膜13 b を堆積させる方法で形成しているが、この質通孔15はフォトリソグラフィ技術でも、1μmより僅かに小さい孔径までの質通孔の形成は可能である。

第3図は貫通孔15をフォトリソグラフィ法によって形成した相転移型メモリ素子の実施例を示しており、この実施例は、層間絶縁膜13を単一の絶縁膜とし、この絶縁膜13にフォトリソグラフィ法によって貫通孔15を形成したものである。 〔発明の効果〕

また、本発明の相転移型メモリ素子の製造方法によれば、層間絶縁膜に下部電極の一部に対応させて直径1.5μm~0.1μmの貫通孔を形成し、この絶縁膜上およびその貫通孔内にカルコゲナイド系の半導体層を堆積させてこの半導体層の一部を前記貫通孔内に充填させた後に、この半導

特閒平4-45583(9)


体層をその融点以上の温度に加熱して結晶化させているから、絶縁膜上に一部を貫通孔内に充填して半導体層を形成するとともに、この半導体層の絶縁膜上の部分を結晶化させた前記相転移型メモリ素子を製造することができる。

4. 図面の簡単な説明


第1 図および第2 図は本発明の一実施例を示す相転移型メモリ 素子の断面図およびその製造工程図、第3 図は本発明の他の実施例を示す相転移型メチリ素子の断面図、第4 図は従来の相転移型メモリ素子の断面図である。

11 ··· 基板、12 ··· 下部電極、13 ··· 層間絶縁 膜、13 a ··· 第1の絶縁膜、13 b ··· 第2の絶縁 膜、14 ··· 閉口、15 ··· 貫通孔、16 ··· カルコゲ ナイド系半導体層、16 a ··· 結晶化領域、16 b ··· 相転移領域、17 ··· 上部電極。


出願人 カシオ計算機株式会社




第 2 図



特閒平4-45583 (10)





第 4 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.